

## Aula 18

### Memórias


#### Tipos de Memória

- RAM (Random Access Memory)
- ROM (Read Only Memory)
  - PROM (Programmable ROM)
  - EPROM (Erasable PROM)
  - EEPROM (Electric EEPROM)

RANDOM

→ O tempo de acesso é "aleatório" ou seja, independente da localização do que se quer aceder

#### Circuito de Memória




→ Permite armazenar  $2^m$  palavras com  $m$  bits (memória como matriz / vetor)


• R\W { 1 → Read  
 0 → Write

• CS { 1 → Memória operacional  
 0 → Memória em Alta Impedância



#### Memórias estáticas e Memórias Dinâmicas

##### SRAM - STATIC RAM





## DRAM - Dynamic RAM



Resulta num maior tempo de resposta -

Resulta também maior perda gradual de informação, uma vez que a tendência natural é descarregar

É necessário manter um processo permanente de re-escrita ("refrescamento") das células de forma a manter as potenciais parciais de informação

- Utilização da carga de um condensador para representar um valor lógico

### Prós e contras - DRAM


- Leitura destrutiva (perdas de carga na operação de leitura)
- + Muito baratas

5 transistores/bit  
Saldo HW

## Planos de Memória


### Expansão da Largura

Exemplo :  $2^m \times m$  bits  $\rightarrow 2^m \times 2m$  bits




### Expansão dos Endereços


Exemplo :  $2^m \times m$  bits  $\rightarrow 2^{m+1} \times m$  bits



## Mapas de Memória



Gamas de endereços associados a uma unidade de memória específica



## Hierarquia de Memória



Nível 3,5 → Disco SSD


↳ Maior capacidade de armazenamento que DRAM's  
↳ Δt acesso < Δt acesso disco magnético (HDD)

## Aula 19


MEMP.

Circuitos de Dados

### Circuitos de Controlo e Circuitos de Dados




### Condensação de circuitos controladores complexos





Solução : Circuito de controlo ROM- driven

## Estructura básica de control por ROM



Exemplo:



$(1,10) \quad T_m \rightarrow I_1 I_0 \quad T_{m+1} \times Y$

| $T_m$ | $I_1$ | $I_0$ | $T_{m+1}$ | $\times Y$ |
|-------|-------|-------|-----------|------------|
| 00    | 0     | X     | 0110      |            |
| 00    | 1     | X     | 1000      |            |
| 01    | X     | X     | 0000      |            |
| 10    | X     | 0     | 1001      |            |
| 10    | X     | 1     | 0010      |            |

*Tabela de estados Base*

| Tm                            | I <sub>1</sub> | I <sub>0</sub> | Tm+1 | X | Y | ADDR    |
|-------------------------------|----------------|----------------|------|---|---|---------|
| 4 <sub>3</sub> A <sub>2</sub> | A <sub>1</sub> | A <sub>0</sub> |      |   |   |         |
| 00                            | 0              | 0              | 01   | 1 | 0 | 0       |
| 00                            | 0              | 1              | 01   | 1 | 0 | 1       |
| 00                            | 1              | 0              | 10   | 0 | 0 | 2       |
| 00                            | 1              | 1              | 10   | 0 | 0 | 3       |
| 01                            | 0              | 0              | 00   | 0 | 0 | 4       |
| 01                            | 0              | 1              | 00   | 0 | 0 | 5       |
| 01                            | 1              | 0              | 00   | 0 | 0 | 6       |
| 01                            | 1              | 1              | 00   | 0 | 0 | 7       |
| 10                            | 0              | 0              | 10   | 0 | 1 | 8       |
| 10                            | 0              | 1              | 00   | 0 | 1 | 9       |
| 10                            | 1              | 0              | 10   | 0 | 1 | 10      |
| 10                            | 1              | 1              | 00   | 0 | 1 | 11      |
| 11                            | x              | x              | xx   | x | x | 12 - 15 |

→ Permite estados de erro.

Tabela de transição de estados com endereços


Tabela de conteúdo da ROM

ADDR DATA

|         |      |
|---------|------|
| 0       | 0110 |
| 1       | 0110 |
| 2       | 1000 |
| 3       | 1000 |
| 4       | 0000 |
| 5       | 0000 |
| 6       | 0000 |
| 7       | 0000 |
| 8       | 1001 |
| 9       | 0001 |
| 10      | 1001 |
| 11      | 0001 |
| 12 - 15 | 0000 |


→ Inibição dos erros

### Implementação



Aula 20  
 Endereçamento  
 Implícito  
 e  
 Explícito


Controle por ROM com endereçamento Explícito




Utilizando o exemplo da Aula 19:

| T <sub>m</sub> | T <sub>st</sub> | T <sub>m+1</sub> | Y | X | ADDR | DATA    |
|----------------|-----------------|------------------|---|---|------|---------|
| A 00           | 1               | 1 0 0 b          | 0 | 0 | 0    | 1100100 |
| B 01           | X               | 0 0 0 0          | 0 | 1 | 1    | 0000001 |
| C 10           | 0               | 0 0 1 0          | 1 | 0 | 2    | 0001010 |
| 11             | X               | XXXX             | X | X | 3    | 0000000 |

Conclui-se que, logicamente para manter o funcionamento correcto do sistema as estratégias de diminuição do número de endereços resultam no aumento de bits da palavra



## Controle por ROM com endereçamento implícito



- $T_{m+1} = (T_m) + 1 \rightarrow$  Função [INC] no contador
- $T_{m+1} \neq (T_m) + 1 \rightarrow$  Função [LOAD] no contador

• [LOAD] condicional: Depende do valor de uma variável de entrada

• [LOAD] incondicional: Seleção da entrada H (VCC), Nível a 1